O Segredo do Controle Fino do Inverter: Como uma Simples Porta XOR Funciona como um Detector de Fase | Notícias Climatrônico

INTRODUÇÃO

Pega essa visão: eu já vi muita placa inverter na bancada com comportamento estranho — compressor que perde rendimento, partidas frias, ruído e caça de velocidade — e, na maioria das vezes, o problema está na sincronia do circuito de controle, não no motor em si. Eletrônica é uma só: se o cérebro do controle está perdido, o resto sofre. Sou Lawhander, da Academia da Manutenção Eletrônica (AME), e aqui vamos destrinchar um bloco simples mas crítico em muitos inverters: o detector de fase implementado com uma porta XOR, peça fundamental de um Phase-Locked Loop (PLL).

O artigo original “Understanding the Exclusive-OR Phase Detector” do All About Circuits é uma ótima referência teórica; eu vou transformar aquilo em conteúdo prático, focado no técnico brasileiro que mexe com ar-condicionado split e sistemas inverter (Midea, Gree, LG, Carrier e tantos outros). Vou mostrar por que sincronizar fase é tão vital para o controle fino de motores BLDC e compressores, como uma porta XOR gera esse sinal de erro e como converter os pulsos em uma tensão DC que o resto do circuito interpreta.

Ao final você terá clareza para diagnosticar com osciloscópio e multímetro: onde medir, o que esperar (em valores), como interpretar formas de onda e como corrigir defeitos comuns. Tamamo junto — meu patrão, bora nós aprender a ver sinais onde outros só veem fumaça.

CONTEXTO TÉCNICO

O que é um PLL e por que ele é o cérebro do inverter

O Phase-Locked Loop (PLL) é um laço de controle que ajusta um oscilador controlado (VCO, ou outro elemento de frequência) para manter sua fase e frequência alinhadas com uma referência. Em sistemas inverter e em controle de motores BLDC, o PLL pode ser usado para:

Sincronizar o gerador de referência com a referência da rede (em inversores de rede).
Sincronizar detectores de posição baseados em back-EMF com a comutação esperada (sensorless).
Estabilizar a frequência de referência interna para geração de PWM que comute os transistores no tempo correto.

O PLL é composto, basicamente, por três blocos: 1) detector de fase (compara as fases), 2) filtro de laço (converte o erro pulsado em uma tensão contínua), e 3) VCO / elemento controlado (que responde ao sinal de controle). Se qualquer desses falhar, o comportamento do motor pode ser impreciso, causando vibração, perda de torque, consumo alto ou falhas intermitentes.

Detector de fase: frequência vs fase

Muitos técnicos sabem medir frequência, mas não a fase. Frequência igual não garante sincronismo: dois sinais podem ter mesma frequência e ainda estarem deslocados em fase, causando comutação fora do tempo. O detector de fase é a peça responsável por transformar essa diferença de fase em uma medida (pulso ou tensão) que o laço usa para corrigir o erro. Uma porta XOR é uma das implementações digitais mais simples e didáticas desse detector para sinais quadrados da mesma frequência.

ANÁLISE APROFUNDADA

A mágica da porta XOR como detector de fase

A porta XOR (Exclusive-OR) tem saída lógica alta quando suas duas entradas diferem. Para duas formas de onda quadradas de mesma frequência, com a mesma amplitude, a saída da XOR é um pulso cuja largura média é proporcional à diferença de fase entre as entradas.

Matematicamente, para sinais quadrados de mesma frequência e fase relativa φ (em radianos) no intervalo 0 ≤ φ ≤ π, a fração de tempo em que as entradas são diferentes (duty cycle do pulso de saída) é:

duty = φ / π

Isso implica que a média DC da saída (se alimentada com VCC) é:

Vavg = Vcc * (φ / π)

Exemplo prático:

φ = 0° → duty = 0 → Vavg = 0V
φ = 90° → duty = 0.5 → Vavg = Vcc/2
φ = 180° → duty = 1 → Vavg = Vcc

Essa relação linear faz da XOR um detector de fase razoavelmente simples para laços que operam em faixa ±180°. Note que acima de ±180° a função se repete (ambiguidade de π rad), por isso XOR não resolve a ambiguidade de fase sem complemento.

Abaixo apresento diagramas de tempo em ASCII para visualizar o comportamento. Considere duas entradas A e B, ambos quadrados 50% duty.

0° (em fase)

A: ──____────____────
B: ──____────____────
XOR:──____────____────  (sempre 0)

90° de defasagem

A: ──____────____────
B:   ──____────____────
XOR:  ──████────████── (metade do tempo alto)

180° de defasagem

A: ──____────____────
B:   ─────____────____
XOR: ──████████────── (sempre alto)

Esses diagramas ajudam a entender visualmente por que a média dos pulsos codifica a diferença de fase.

⚠️ Atenção: a linearidade perfeita pressupõe sinais limpos, 50% duty e níveis digitais compatíveis. Em sinais assimétricos ou ruidosos, a relação se distorce.

Do pulso à tensão de controle: o papel do filtro passa-baixa (loop filter)

A saída da XOR é um trem de pulsos. O que o restante do PLL quer é uma tensão contínua de erro que comande o VCO ou ajuste o algoritmo de controle. O filtro seguido da saída da XOR é geralmente um filtro RC passa-baixa simples (ou um filtro ativo para laços mais exigentes). O objetivo é suavizar o pulso em uma média DC proporcional à diferença de fase.

Parâmetros práticos:

A frequência dos pulsos é a mesma frequência das entradas (ou múltipla, dependendo do circuito). Em sistemas de comutação de potência, você deve escolher a frequência de corte (fc) do filtro de modo que:
- fc seja muito menor que a frequência dos pulsos (para efetiva filtragem),
- fc seja suficiente para permitir a resposta dinâmica exigida do sistema (não muito lenta).

Fórmula: fc = 1/(2πRC)

Sugestões comuns na prática:

R entre 10 kΩ e 100 kΩ
C entre 10 nF e 0.1 μF (0.01 μF a 0.1 μF)
Exemplo: R = 47 kΩ e C = 0.1 μF → fc ≈ 33 Hz

Esses valores geram uma tensão limpa com resposta em dezenas de Hz — um compromisso razoável entre rejeição de ripple de pulsos (freqs kHz) e capacidade de seguir mudanças de fase associadas à dinâmica do compressor/motor (Hz).

Importante: em projetos industriais o filtro de laço costuma ser mais sofisticado (PI passivo/ativo) para ajustar estabilidade do PLL. Mas na bancada, o RC simples explica muito do que você precisa diagnosticar.

Limites e comportamento: faixa de captura e erro estático

Faixa de captura: xor é eficaz quando as entradas têm mesma frequência. Se há diferença de frequência, o XOR produzirá pulsos modulados e o laço tentará arrastar o VCO até travar. A faixa de captura depende do ganho do resto do laço.
Ambiguidade de fase: XOR é cíclico a π rad (180°). Se a aplicação exige distinção entre φ e φ+π, é necessário outro detector (por exemplo, detecção por multiplicação analógica ou phase-frequency detector).
Ruído: jitter e ruído de comutação induzem ripple no DC. Capacitor muito pequeno → ripple → jitter no controle → comportamento errático do motor.

APLICAÇÃO PRÁTICA NA BANCADA

Onde encontrar esse circuito nas placas inverter (e o que medir)

Em placas de ar-condicionado inverter, o detector de fase está normalmente próximo dos seguintes blocos:

Saída de sensores de posição (quando há sensores) ou sinal de referência/referência de rede.
Entradas do CI de controle ou do VCO/PLL que gerencia a referência PWM.
Elementos lógicos: portas XOR podem ser implementadas por CI como 74HC86, CD4030, ou por lógica dentro de microcontroladores/FPGA.

Pontes de medição típicas:

Canal 1 (CH1): Entrada A do detector (sinal de referência)
Canal 2 (CH2): Entrada B do detector (sinal do VCO / feedback)
Canal 3 (CH3): Saída da XOR (pulsos)
Canal 4 (CH4) ou CH1 em modo DC: Tensão após o filtro (nó de controle / VCO-in)

Configurações e prática:

Use sonda 10x sempre que possível (melhor largura de banda, menor carga).
Para sinais flutuantes ou em topologias sem referência direta ao terra da ponta da sonda (p. ex. sinais de alta tensão), use sonda diferencial ou instrumento isolado; não conecte a malha de terra do osciloscópio de forma indiscriminada.
Coupling: canais em DC para ver offsets; trigger em borda sobre um dos sinais quadrados.
Timebase: ajuste para mostrar 1–5 ciclos para visualizar fase; para ripple na saída RC ajuste para ms–s.

O que você deve esperar medir:

Entradas A e B: quadrados limpos a mesmo Vcc lógico (3.3 V ou 5 V) — verifique a alimentação. Se uma entrada está amassada ou com slew lento, o XOR pode gerar pulsos irregulares.
XOR saída: pulso com duty proporcional ao desvio de fase; amplitude próxima à Vcc da lógica.
Pós-filtro: tensão DC entre 0 e Vcc que representa o erro de fase. Em bloqueio perfeito, próximo a 0 V (se o projeto usa mapeamento 0 → 0°). Em 90° espere aproximadamente Vcc/2.

💡 Dica prática: se medir ~Vcc/2 no nó de controle e o motor estiver “flutuando” em velocidade, faça um teste: choque levemente a referência (por exemplo, ajuste a frequência de referência) e veja se a tensão sobe/ desce suavemente. Se não houver resposta ou se houver oscilação, o filtro pode estar com problema (capacitor aberto/curto), ou o detector interno está defeituoso.

Exemplos numéricos para leitura de bancada

Suponha Vcc lógica = 5 V:

Medição: Entrada A e B com mesma frequência. Ao inspecionar, vejo saída XOR com duty ~25%. Então φ ≈ duty*180° = 45°. Vavg ≈ 1.25 V. Isso indica um erro de fase de 45°, e o laço deveria corrigir até 0°. Se não corrige, veja o bloco VCO/controle.

Escolha de RC para filtro:

R = 47 kΩ, C = 100 nF → fc ≈ 33 Hz — boa rejeição de ripple a 1–10 kHz de pulsos.
Se o ripple pós-filtro for grande → aumentar C ou R; cuidado com resposta muito lenta que pode tornar o laço instável em mudanças rápidas (partida).

Diagnóstico: lista de verificação passo a passo

Verificar rails lógicos (3.3/5V) com multímetro.
Identificar o CI XOR (74HC86, CD4030 ou bloco lógico no MCU).
Medir entradas A e B com osciloscópio (forma, amplitude, duty). Conferir se são do mesmo duty.
Medir saída da XOR: pulse amplitude e duty. Confirme proporcionalidade com a diferença de fase.
Medir nó após filtro (DC): verificar valor médio e ripple.
Se nó de controle não muda com entrada, isolar: desconectar R/C (se possível) para testar XOR direto; verificar capacitor ESR/leakage.
Trocar CI suspeito por equivalente conhecido (quando técnico experiente e com CI disponível).
Verificar integridade da malha: sinais chegam ao MCU? o MCU está habilitando o circuito? Em muitos inversores a MCU monitora e intervém.

⚠️ Alerta de segurança: Não faça conexão do terra da ponta do osciloscópio em pontos que não referenciem a massa do circuito. Em inversores monofásicos ou trifásicos, o terra do osciloscópio pode causar curto. Use isolador ou sonda diferencial quando necessário.

CONSIDERAÇÕES SOBRE FALHAS COMUNS E CAUSAS

Capacitor do filtro aberto ou com ESR alto → ripple grande, laço perde estabilidade → caça ou tremedeira no motor.
Resistores de pull-up/pull-down abertos → níveis lógicos incorretos na XOR.
Porta XOR com entradas com slew lento → pulsos com bordas longas → medidas de fase erráticas.
Ruído EMI das chaves de potência acoplado nas entradas → jitter; use blindagem, filtro RC de entrada ou resistor série.
MCU mal programado ou periféric não habilitado → sinal de referência ausente; XOR não tem referência para comparar.

Conexão com marcas: nas placas Midea/Gree/LG a topologia varia, mas o comportamento lógico é o mesmo. Muitos fabricantes usam MCU para gerar PWM e sensores de back-EMF; outros adotam lógica discreta com XOR para estágio de sincronismo. Saber identificar o bloco lógico facilita a troca do CI ou a correção de componentes passivos.

CONCLUSÃO

Resumindo, o detector de fase com porta XOR é um método simples, robusto e muito didático para transformar diferença de fase entre duas formas de onda em um pulso cuja média indica o erro. Com um filtro passa-baixa bem dimensionado esse pulso vira uma tensão DC que alimenta o VCO ou a lógica do controle, fechando o PLL. Entender essa cadeia (entradas → XOR → RC → nó de controle) permite ao técnico diagnosticar problemas de sincronismo que causam perda de rendimento e falhas intermitentes em sistemas inverter.

A prática na bancada exige:

Saber onde medir e como (uso correto do osciloscópio),
Interpretar duty cycle da XOR como sinal de fase (Vavg = Vcc * φ/π),
Verificar o filtro (RC) e o bloco que recebe a tensão de erro,
Checar alimentação e integridade do CI lógico.

Bora nós: implemente essa sequência de testes na sua próxima placa com comportamento estranho e vai ver a diferença. Toda placa tem reparo; com a leitura correta de sinais você não só troca CIs, você resolve o problema de verdade. Para aprofundar, consulte o artigo de referência no All About Circuits (“Understanding the Exclusive-OR Phase Detector”) — inclusive usei as ideias básicas de lá e as adaptei para a bancada e a realidade brasileira.

💡 Dica final: mantenha um conjunto de sondas isoladas, um capacitor de substituição (0.1 µF a 1 µF) e alguns CI XOR (74HC86/CD4030) no kit. Quando o sincronismo é o vilão, esses itens frequentemente salvam a manutenção. Show de bola — vamos consertar de vez.