O Cérebro do Inverter, Parte 3: Desvendando o Detector de Fase com Flip-Flop RS para um Diagnóstico Preciso do PLL | Notícias Climatrônico

INTRODUÇÃO

Se você já passou horas na bancada trocando IGBTs, capacitores e drivers e o inversor ainda volta com erro de motor, pega essa visão: muitas vezes o problema mora no cérebro do inversor — o circuito de controle que sincroniza a referência do MCU com o sinal do rotor. Eu sou o Lawhander, da Academia da Manutenção Eletrônica (AME), e nesta terceira parte da série sobre detectores de fase vamos destrinchar o Detector de Fase com Flip‑Flop RS, mostrar como ele funciona no contexto do PLL dos inversores e ensinar como, com um osciloscópio na mão, você diagnostica esse bloco que costuma ser “camada oculta” na maioria dos reparos.

A base desta explanação está em conceitos consolidados (referência: artigo “Introduction to the RS Flip‑Flop Phase Detector”, All About Circuits) — eu adapto e aplico essas ideias para a realidade das placas de ar‑condicionado e HVAC que você encontra por aqui (Midea, Gree, LG, Carrier e similares). Eletrônica é uma só: entender o princípio teórico permite localizar falhas complexas na prática. Tamamo junto.

Neste artigo eu vou:

Revisar rapidamente o que é um PLL e por que ele é vital no controle de motores inverter;
Explicar o que é um Flip‑Flop RS e como ele atua como detector de fase/frequência;
Analisar o circuito na prática: sinais de set/reset, saída do flip‑flop, interação com a bomba de corrente/loop filter;
Mostrar o que você deve esperar no osciloscópio e como reconhecer comportamentos anômalos;
Comparar tecnicamente o RS com os detectores XOR e de diodos (que já vimos nas partes anteriores);
Passar um procedimento prático de diagnóstico e dicas de bancada.

Bora nós — vamos para o cerne do controle do motor.

CONTEXTO TÉCNICO

O que é um PLL e por que ele importa no controle do motor inverter

Um PLL (Phase‑Locked Loop) é laço de controle que ajusta a fase/frequência de um oscilador (ou de um sinal de referência) para coincidir com um sinal de referência externo. No mundo dos inversores para motores BLDC/PM/AC, o PLL é usado para:

Sincronizar a comutação (ou referência de fase) do MCU com a posição do rotor (sensores Hall ou detecção por BEMF);
Gerar uma referência estável para a lógica de controle que reduz torque ripple e mantém sincronismo em variação de carga e velocidade;
Detectar diferença de frequência (captura) quando o motor arranca ou quando há perdas de passo.

Sem um PLL bem comportado, você pode ter perda de sincronismo, vibração, travamento, erros de proteção (faults de motor) ou comportamento errático na rampa de rotação. Por isso, para quem faz manutenção, entender o PLL é tão crítico quanto saber medir tensões de alimentação.

Fundamentos do detector de fase dentro do PLL

O PLL é composto, em linhas gerais, por:

Detector de fase / frequência (PFD) — compara a fase/frequência do sinal do rotor com a referência do MCU;
Bomba de corrente (charge pump) — converte as saídas do detector em correntes de subida/descida para o filtro;
Filtro de loop (loop filter) — tipicamente um RC que converte corrente em tensão DC;
VCO / gerador de referência — ajusta sua frequência/phase a partir da tensão de controle.

O coração desse artigo é o detector: é ele que transforma diferenças de fase em pulsos que, depois de filtrados, informam ao circuito que ajuste fazer. O detector RS é robusto e amplamente usado quando se precisa detectar tanto fase quanto diferença de frequência com boa faixa de captura.

COMO FUNCIONA UM FLIP‑FLOP RS

O componente lógico básico

O Flip‑Flop RS (Set‑Reset) é um biestável que tem duas entradas: S (Set) e R (Reset), e duas saídas complementares Q e Q̄. O comportamento ideal:

Quando S = 1 por um pulso curto e R = 0, Q → 1 (set);
Quando R = 1 por um pulso curto e S = 0, Q → 0 (reset);
Se S e R ambos = 0, o estado é mantido;
S e R ambos = 1 é condição proibida na forma pura (pode levar a estado indefinido em implementações simples).

Em detectores de fase modernos o RS é implementado com lógica que garante que S e R não fiquem ativos simultaneamente (locks, edge detectors, etc.), formando o que chamamos de Phase‑Frequency Detector (PFD). Esse circuito gera dois sinais separados, frequentemente chamados de UP (S) e DOWN (R), que indicam se a referência está adiantada ou atrasada em relação ao sinal do motor.

Como virar um detector de fase: princípio operacional

Imagine duas formas de onda digitais (REF do MCU e SIG do rotor). A arquitetura comum é:

Cada borda de subida (ou descida, conforme projeto) de cada sinal dispara um pulso que ativa S ou R do latch;
Se a REF chega antes do SIG, S é pulso primeiro → Q vai alto → UP ativo até o próximo pulso de R;
Se SIG chega antes da REF, R é pulso primeiro → Q vai baixo → DOWN ativo até o próximo pulso de S.

O resultado prático é que o tempo entre a borda que chega primeiro e a borda que chega depois determina a largura do pulso em UP ou DOWN. A média desses pulsos, depois de passada pela bomba de corrente e filtro, vira uma tensão proporcional ao erro de fase/frequência. Essa tensão comanda o VCO ou sincroniza a referência.

Pega essa visão: o detector RS converte deslocamento de fase em largura de pulso — e largura de pulso em tensão média. Simples, confiável e com boa dinâmica para capturar diferenças grandes de frequência.

ANÁLISE APROFUNDADA

1) Como sinais setam e resetam o flip‑flop no circuito real do inversor

Na prática, no inversor de ar‑condicionado:

O sinal do rotor pode vir de sensores Hall (3 pulsos por elétron por fase) ou de detectores BEMF. Esses sinais normalmente passam por condicionamento (comparadores, buffers) para gerar formas lógicas TTL/CMOS (3.3V ou 5V).
A referência do MCU é a base de tempo interna que gera a sequência de comutação.
Antes do RS/PFD geralmente há circuitos de “edge‑detector” (monostáveis ou diferenciadores) que garantem pulsos limpos de curta duração nas bordas.
Estes pulsos alimentam as entradas S e R do biestável (ou dois flip‑flops sincronizados), que então comandam a bomba de corrente.

Topologias típicas:

Implementação com duas portas D‑FF ou JK comandadas por um clock e resets cruzados — evita condição proibida S=R=1;
Implementação discreta com gates NAND/NOR formando um RS básico com blanking.

Na placa, os nós a observar:

Entrada condicionada do sensor (antes do MCU) — níveis, ruído, bordas;
Nós de set/reset (às vezes rotulados UP/DN ou PFD_UP / PFD_DN);
Saída do flip‑flop (Q) e complementar — alimentando a bomba de corrente;
Nó de controle (Vctrl) após o loop filter — que vai ao VCO ou corrige a referência.

2) Diagrama de tempo (visão ASCII para bancada)

Abaixo um exemplo simplificado caso REF esteja adiantada de 90° frente ao SIG:

Tempo →
REF:  ──/‾‾‾\__________/‾‾‾\________
SIG:  ______/‾‾‾\__________/‾‾‾\____

Pulse S: ↑───┐           ↑───┐
Pulse R:     ↑───┐           ↑───┐

UP (Q): ─‾‾‾‾‾\_____/‾‾‾‾‾\_____
DN:   ______/‾‾‾‾‾\____/‾‾‾‾‾\___

Vctrl (após filtro):   ↗───── (nível proporcional ao duty UP vs DN)

Observação: o pulso UP começa na borda que chega primeiro (REF) e termina na borda seguinte (SIG). A largura do UP corresponde ao tempo de avanço. Quando há diferença de frequência, o detector também gera UPs repetidos até que a frequência trave.

3) O sinal no osciloscópio: o que é “normal”

Ao sondar com o osciloscópio você encontrará geralmente:

Nas entradas do detector: formas TTL limpas (3.3V ou 5V), com subida rápida (<100 ns em boa condição).
Nos nós UP e DOWN: pulsos que começam/terminam em cada borda — largura proporcional ao erro de fase.
Na saída do loop filter (Vctrl): tensão DC estável proporcional ao erro médio (pouco ripple se o filtro estiver bom).

Com visual persistente veremos um PWM cujo duty cycle indica a defasagem. Em condição lock (fase alinhada), UP e DOWN são pulsos de igual área/zero média (Vctrl estaciona no ponto nominal).

💡 Dica prática: ajuste o tempo de base do osciloscópio para visualizar várias gotas de pulso (ideal 1–10 ms/div para sinais de 50–1000 Hz). Use modo de disparo por borda em REF para sincronizar. Se o sinal for muito rápido (kHz), ajuste proporcionalmente.

4) Comportamentos anômalos e o que eles indicam

UP constantemente ativo (alto contínuo) → S permaneceu setado; provável falta de pulso de reset: sensor do rotor não entrega bordas (sensor aberto, comparador saturado) ou R travado (curto, falha de gate).
DOWN constantemente ativo → análogo, sensor ou linha de referência com problema.
Pulsos muito estreitos e jitter alto → ruído nas entradas, bordas lentas (condicionador com ganho insuficiente), ou loop com capacitor com ESR alto.
Pulsos alternados irregulares e duty variável → perda de lock por ruído, problemas na bomba de corrente (transistores MOSFET da CP queimados), resistor de pull‑up/pull‑down aberto.
Vctrl oscilando ou sem resposta quando muda a frequência → filtro RC aberto/curto, ou bomba de corrente sem saída (corrente do charge pump zero).

⚠️ Importante: não force sondas sem atenuação adequada em nós sensíveis (charge pump/loop). O toque do probe pode alterar a capacitância suficiente para perturbar o loop. Sempre use x10 quando possível.

COMPARATIVO TÉCNICO: Flip‑Flop RS vs XOR vs Detector de Diodos

Pega essa visão resumida para escolher e diagnosticar:

XOR Detector
- Princípio: produto momento a momento (equivalente a multiplicador).
- Linearidade: linear em ±90°; fora disso cruza para comportamentos ambíguos.
- Vantagens: simples, bom para pequenas diferenças de fase, fácil implementação.
- Desvantagens: não detecta diferença de frequência grande (não é PFD), faixa de captura limitada.
- Sintoma na bancada: saída analógica proporcional ao seno da diferença; se sinal assíncrono gera média ambígua.
Detector de Diodos (Edge detector com diodos)
- Princípio: soma de sinais com diodos para gerar pulsos; simples comparador de bordas.
- Vantagens: barato, fácil.
- Desvantagens: não dá informação de frequência em grandes discrepâncias; sensível à queda de diodo e limitação de linearidade; regime imprevisível em sinais pequenos.
- Sintoma: distorção de pulsos, perda de simetria quando tensões mudam.
Flip‑Flop RS (PFD com bomba de corrente)
- Princípio: detecta primeiro e último evento (fase e frequência); outputs UP/DOWN com largura proporcional.
- Vantagens: ampla faixa de captura, detecta diferenças de frequência, sem ambiguidade de fase ±π, comportamento previsível; ideal para controle de motores que precisam capturar durante arranque.
- Desvantagens: implementação um pouco mais complexa (edge detectors, blanking para evitar condição proibida); pode gerar “spikes” em presença de ruído se entradas não condicionadas.
- Sintoma: pulsos limpos UP/DOWN; permite identificar claramente direção do erro.

Para inversores industriais e HVAC modernos, o RS‑PFD é preferido quando se precisa de robustez em arranque, desaceleração e condições transitórias — por isso é comum em controles de motores BLDC e PM.

APLICAÇÃO PRÁTICA

Procedimento de diagnóstico passo‑a‑passo com o osciloscópio

Segurança e preparação
- Desenergize quando for conectar sondas internas; use boa isolação. Trabalhe com equipamento em modo seguro; nunca deixe ponte trabalho sem proteção.
Localize os pontos
- Identifique no diagrama da placa: sinal do sensor, entrada do comparador, nós UP/DOWN, saída do loop filter (Vctrl) e entrada do VCO/MCU.
Condicionamento
- Coloque a escala do osciloscópio em x10; use terra adequado; selecione acople DC para medidas lógicas e AC para ripple fino.
Medidas iniciais
- Meça amplitude e forma do sinal do sensor. Espera‑se TTL (3.3/5V). Bordas devem ser nítidas.
- Meça REF do MCU (ponto de comparação).
Sondagem do detector
- Monitore simultaneamente REF, SIG e UP (ou DOWN). Em lock, UP e DOWN apresentarão pulsos de largura proporcional e a média em Vctrl será estável.
Verificações específicas
- Se UP permanentemente ativo: verifique se há pulso de reset chegando; verifique integridade do sensor e do comparador; verifique se pull‑down/pull‑up está em ordem (10k é valor comum).
- Se Vctrl não muda: meça a corrente da bomba (se acessível) — se zero, a bomba de corrente pode estar queimada (transistores da CP curto/aberto).
- Se jitter: coloque low‑pass (filtro) pequeno para observar se a média estabiliza; verifique ruído na alimentação lógica.
Teste de loop aberto
- Injetar sinal de referência conhecido (função gerador) permite verificar resposta do PLL sem depender do motor. Isso isola componente eletrônico da parte eletromecânica.
Documentação
- Grave formas com persistência e capture screenshots. Compare com uma placa saudável.

💡 Ferramentas recomendadas:

Osciloscópio com pelo menos 100 MHz e 4 canais;
Gerador de funções para testes de injeção;
Multímetro de boa qualidade (para checar pull‑ups/pull‑downs);
Lupa/estação de solda para reparo de pequenos componentes SMD.

Casos reais com placas Midea/Gree/LG/Carrier

Placas Gree/Midea frequentemente usam sensores Hall com saída 5V via comparador. Problemas mais comuns: comparadores com offset, trilhas corroídas, e transistores do charge pump queimados. Em muitos modelos, o PFD é discreto com latches; buscar mosfets/chips próximos ao filtro RC.
LG/Carrier usam MCU com PLL interno ou PFD externo dependendo da geração; verifique primeira se o MCU está no modo correto (test modes) e se os pull‑ups nas linhas UP/DOWN não foram alterados por solda fria.
Em trocas de componentes, não esqueça de checar o valor do capacitor do loop filter: substituições por valor diferente alteram estabilidade do laço (ganho de fase, overshoot).

⚠️ Alerta comum: muitos técnicos substituem apenas IGBTs/ponte e ignoram o banco do loop. Se a bomba de corrente estiver queimada, a substituição da ponte não resolve o erro de motor. Toda placa tem reparo — mas só se você souber onde olhar.

CONCLUSÃO

Resumo rápido: o detector de fase baseado em Flip‑Flop RS (PFD) é uma peça chave do PLL em inversores. Ele transforma deslocamento de fase e diferença de frequência em pulsos UP/DOWN cuja média, pelo loop filter e charge pump, controla o VCO ou a referência do MCU. Saber interpretar os pulsos no osciloscópio é essencial para diagnosticar falhas que frequentemente passam despercebidas — e custam tempo e dinheiro em reparos desnecessários.

Ações práticas que você pode começar a aplicar hoje:

Identifique no esquema da sua placa os nós UP/DOWN e Vctrl;
Treine com o osciloscópio a captura de REF/SIG/UP simultaneamente;
Tenha sempre na bancada um gerador de função para testes de injeção e um bom prober x10;
Ao substituir componentes, cheque também a bomba de corrente e o loop filter.

Eu concluo com um incentivo: se você quer aumentar sua taxa de acerto no reparo de inversores, investir tempo para dominar o comportamento do PFD com Flip‑Flop RS faz diferença real — show de bola! Pega essa visão, meu patrão: eletrônica é uma só — entender o circuito lógico e como ele conversa com o motor é o que transforma a troca de peças em diagnóstico preciso. Tamamo junto.